Designen består av 2 kort, var och en med en FPGA. Varje FPGA tar emot 6 st 1280 x 800 HD kamerasensorer med 120 bilder per sekund. Varje FPGA strömmar de 6 kanalerna till ett 10 GB IP UDP Ethernet -block (vårt eget IP -block) direkt till en PC.
Allt processats i hårdvara, inget av videoflödet hanteras av ARM CPUerna i FPGA-erna. Varje 10 Gb Ethernet -kabel går med 70% av maximal bandbredd, dvs med 7 Gbps, totalt 14 Gbps som PC-n tar emot och återger. Naturligtvis skulle FPGAerna också kunna koda och komprimera inkommande sensordata för att minska bildflödet eller realtids-bearbeta.
